openrisc

  OpenRisc是OpenCores组织提供的基于GPL协议的开放源代码的RISC(精简指令集计算机)处理器。有人认为其性能介于ARM7和ARM9之间,适合一般的嵌入式系统使用。最重要的一点是OpenCores组织提供了大量的开放源代码IP核供研究人员使用,因此对于一般的开发单位具有很大的吸引力。
  OpenRisc具有以下的主要特点:
  1.采用免费开放的32/64bit RISC/DSP架构。
  2.用Verilog HDL(硬件描述语言)实现了基于该RISC/DSP架构的RTL(寄存器传输级)描述。
  3.具有完整的工具链,包括:开源的软件开发工具,C语言实现的cpu仿真模型,操作系统,以及软件应用所需的函数库。
  OR1200是OpenRisc家族中最新的一员,也是性能最好的一员。OR1200在使用0.18um及6层金属工艺时,主频可以运行在300MHz,可以提供300Dhrystone、2.1MIPS和300次的 32x32 DSP乘加操作。默认配置下进行流片时约有100万个晶体管,以NAND2为基本单元计算时,相当于25万门的规模。利用Virtex2进行实现时,大约占用7000+ Slices,14000+ LUT4单元。如果去掉Cache和MMU则可以进一步节省大约1/2的资源。因此这款RISC也可以在大部分FPGA器件上轻松实现。
  OR1200是一款32位标量RISC处理器,具有哈佛结构、5级整数流水线、支持MMU,Cache,带有基本的DSP功能。外部数据和地址总线采用Wishbone片上总线标准。此外,OR1200可以根据用户的需求进行功能裁剪,比如在嵌入式应用中去掉或者减小Cache面积。因此,OR1200是一款高性能,低功耗,可扩展的RISC CPU。
  目前国内已有基于OR1200核的SOC产品,比如华视奇半导体有限公司推出的Vivace Semiconductor多媒体处理芯片,OR1200由开源项目正式进入商业领域。此外,国内的研究机构和处理器研究人员也对该芯片进行了广泛而深入的研究,典型的著作有范国平等人所著《OpenRisc 解剖》,潘峰等人所著《开源软核处理器OpenRisc的SOPC设计》以及倪继利等人所著的《CPU源代码分析与芯片设计及Linux移植》。这些著作帮助广大的cpu爱好者进一步的了解了OR1200的体系结构设计与实现。

自定义分类:
CPU处理器芯片GPLRISC
 
参考资料:
1.1.www.wikipidia
2.2.www.opencores.org
3.3.http://baike.baidu.com
4.4.www.socvista.com
5.5.<OpenRisc 解剖> 范国平等
6.6.<开源软核处理器OpenRisc的SOPC设计> 潘峰等
7.7.<CPU源代码分析与芯片设计及Linux移植> 倪继利等
 
贡献者:
3G不好说
Copyright © 1999-2022 C114 All Rights Reserved | 联系我们 | 沪ICP备12002291号-4