易清明

易清明 女 副教授，1965年4月出生。1984年6月毕业于湘潭大学，并获理学学士学位；1990年6月毕业于暨南大学电子工程系并获理学硕士学位；2003年9月入读华南理工大学电信学院通信与信息系统专业，在职攻读博士学位，研究方向为自适应信号处理。

1990年7月至今在暨南大学电子工程系任教，现任电子工程系系主任助理、广东省现代电子技术重点实验室主任、IEEE 会员。

易清明长期从事电子信息工程专业、通信与信息系统专业、信号与信息处理专业的教学与科研工作，研究兴趣包括移动通信系统及其信号处理、ASIC设计。熟悉计算机语言、VHDL语言、Verilog语言及最新ASIC设计平台，如Cadence公司IC设计平台、Synopsys公司的SOC设计平台及各种主流FPGA芯片开发平台。

主讲过的硕士研究生课程有：通信系统仿真、计算微电子学、电子系统的ASIC设计、超大规模集成电路的EDA技术、现代信号处理理论与技术、自适应信号处理、IC设计与测试技术等。

主持了移动通信信号处理以及ASIC设计领域的多项广东省、市科技计划项目，参与了多项国家自然科学基金、国务院侨办重点学科研究基金等科研项目以及一批横向科研开发项目，取得了3项专利。近几年来在国内外学术期刊及国际学术会议上发表科研论文30多篇，其中被三大索引收录5篇。